PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-264581

(43) Date of publication of application: 29.10.1990

(51)Int.Cl.

H04N 5/66

G02F 1/133

G09G 3/36

(21)Application number: 01-085394

(71)Applicant: SONY CORP

(22)Date of filing:

04.04.1989

(72)Inventor: MAI


MAEKAWA TOSHIICHI

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57) Abstract:

PURPOSE: To obtain a satisfactory display picture without fluctuation of the luminance with a simple constitution by superposing the voltage equivalent to the offset onto an input signal.

CONSTITUTION: At the detection of an offset voltage, a switch 12 is set at the side of a voltage source 13 by the signal received from a control circuit 20. Then a reference potential Vref is supplied to a terminal 1 as an input video signal and simultaneously the output signals ϕH1-ϕHm of a shift register 2 are all set at high potentials. In a normal working state, the corresponding addresses of a memory 17 are read out synchronously with the driving pulse signals ϕH1-ϕHm received from the register 2. The read-out digital signal is turned into an analog signal by a D/A converter 18. This analog signal controls the gain of an amplifier 11. Consequently, the offset voltage is superposed on a video signal in the negative direction and the video signal of a fixed level is corrected.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(JP)

⑫ 公 開 特 許 公 報(A) 平2-264581

⑤Int.CI.⁵

创出

顋 人 識別記号

庁内整理番号

码公開 平成2年(1990)10月29日

H 04 N 5/66 G 02 F 1/133 G 09 G 3/36

102 Z 5 5 0

ソニー株式会社

7605-5C 8708-2H

8621 **–** 5 C

未請求 請求項の数 1 (全7頁) 審查請求

液晶デイスプレイ装置 会発明の名称

> 願 平1-85394 21)特

願 平1(1989)4月4日 忽出

前川 敏 個発 明 者

東京都品川区北品川 6丁目 7番35号 ソニー株式会社内

東京都品川区北品川 6丁目7番35号

秀盛 弁理士 松隈 個代 理 人

> 細 77

発明の名称 液晶ディスプレイ装置 特許請求の範囲

垂直方向に平行に配設された複数の第1の信号 線と、水平方向に平行に配設された複数の第2の 信号線とが設けられ、これらの第1. 第2の信号 線の各交点にそれぞれ選択索子を介して液晶セル が設けられてなる液晶ディスプレイ装置において、

基準電位を入力映像信号として入力する手段と、 各上記信号線に発生するオフセット電圧を順次 読出す手段と、

この読出されたオフセット電圧を上記信号線と 対応させて記憶する手段とを有し、

選択される上記信号線に応じて上記記位手段か ら上記オフセット電圧を読出してこの読出された 上記オフセット電圧に相当する電圧を上記入力映 像信号に重畳するようにしたことを特徴とする液 晶ディスプレイ装置。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、例えば液晶表示素子をX-Yマトリ クス状に配置して画像の表示を行う液晶ディスプ レイ装置に関する。

(発明の概要)

本発明は液晶ディスプレイ装置に関し、基準電 位を供給して各信号線に生じるオフセット電圧を **检出し、このオフセット電圧を記憶し、この記憶** されたオフセット電圧を読出して映像信号に重畳 することにより、オフセット電圧による輝度むら を無くして良好な画像の表示が行われるようにし たものである.

(従来の技術)

例えば液晶を用いてテレビ画像を表示すること が提案 (特開昭59-220793号公報等参照) されて

すなわち第3図において、(1)はテレビの映像信 号が供給される入力端子で、この入力端子(1)から の信号がそれぞれ例えばNチャンネルFETから

なるスイッチング素子M. M. M. ・・・ M. を通じて垂直(Υ軸)方向のラインし., L. ・・・ L. に供給される。なおmは水平(Χ軸)方向のレジスク(2)が設けられ、このシフトレジスク(2)の不協力のでは、 で、 Φ. z. Mが供給のシフトレジスク(2)の各出力が走査されるのシフトレジスク(2)の各出力が走査されるのシフトレジスク(2)の各出力が走査されるののでは、 Φ. z. M. で、 Φ. x. M. で、 Ф. x. M. で、 Ф.

また各ラインL」〜L。にそれぞれ例えばNチャンネルFETからなるスイッチング素子M・・・、M・・・、M・・・、M・・・、・、M・・・、・、M・・・、・、M・・・、・、M・・・、、なおロは水平走査線数に相当する数である。このスイッチング素子M・・・〜M・・の他端がそれぞれ液晶セルC・・・、C・・・・ C・・・・ C・・・ を通じてターゲット端子

このようにして、映像信号の各画素に対応して 液晶セルC::~C:*の光透過率が変化され、これ が順次繰り返されてテレビ画像の表示が行われる。

さらに液晶で表示を行う場合には、一般にその信頼性、寿命を長くするため交流駆動が用いられる。例えばテレビ画像の表示においては、1フィールドまたは1フレームごとに映像信号を反転させた信号を入力端子(1)に供給する。また液晶ディ

(3)に接続される。

すなわちこの回路において、シフトレジスク(2)、(4)には第4図A、Bに示すようなクロック信号 Φ_{1H} 、 Φ_{2H} 、 Φ_{1V} 、 Φ_{2V} が供給される。そしてシフトレジスク(2)からは同図 Cに示すように各画素期間ごとに ϕ_{M1} $\sim \phi_{MM}$ が出力され、シフトレジスク(4)からは同図 Dに示すように 1 水平期間ごとに ϕ_{V1} $\sim \phi_{VM}$ が出力される。さらに入力端子(1)には同図 Bに示すような信号が供給される。

スプレイ装置においては表示の垂直方向のシューティング等を防止する目的で信号を1水平期間ごとに反転することが行われている。すなわち入力端子(I)には第4図Eに示すように1水平期間ごとに反転されると共に1フィールドまたは1フレームごとに反転された信号が供給される。

ところでこのような装置において、シフトレジスタ(2)から出力される駆動パルス信号 ø x 1 ~ ø x x の時間幅は

水平有効画面期間の時間 水平画素数

で決められ、例えばNTSC方式の場合には100nsec 程度ある。これに対して例えばハイビジョンに適 用した場合には、水平有効画面期間の時間が約

_____となり、水平画素数が約3倍となるために、 2

上述のパルスの時間幅は約 $\frac{1}{6}$ に短縮されてしまう。

一方この駆動パルス信号 ø ki ~ ø kaの期間にス

イッチング素子M」〜M。を通過された信号はラインし」〜L。を通じてスイッチング案子M」、〜M。に供給されるが、この場合にラインし」〜L。には10〜数10pFの配線容量が存在し、従って信号はこの容量を充電してスイッチング素子M」、〜M。。に供給されることになる。

そしてこの場合に、上述の充電は信号の供給時間が100nsec 程度あれば信号電位まで立ち上げられるものの、この時間が $\frac{1}{6}$ に短縮されると信号が高電位(白または黒)のときに充電が充分に行われず、コントラスト等の不足した不鮮明な表示画像しか得られないおそれが生じた。なおハイビジョンの場合には配線容量もさらに増大することになる。

(発明が解決しようとする課題)

これに対して、入力映像信号を駆動パルス ø н i ~ ø н e の各期間ごとにサンプリングして並列化し、 この並列化された信号を任意のロード期間に一時

バッファ回路としてのアンプB、、B、・・・B、の非反転入力に供給され、これらのバッファアンプB、でB、の出力が反転入力に帰還される。これらのバッファアンプB、でB、からの信号がそれぞれ垂直(Y軸)方向のラインし、~し、に供給される。さらに以下の構成は従来の技術で述べた装置と同様にされる。

従ってこの装置において、例えば第6図Aに示すような映像信号が端子(I)に供給された場合に、素子Man~Manは同図Bに示すように導通され、この導通期間の映像信号がサンプリングされてバッファアンプBan~Banでホールドされる。これに対して素子Man~Manが同図Cに示すような水平ブランキングのタイミングで導通され、ホールドされた信号がそれぞれバッファアンプBan~Banを通じてラインLi~Laに供給(ロード)される。以下従来と同様にして画像の表示が行われる。

ところでこの装置において、バッファアンプB_{**} ~B_{**}及びB_{**}~B_{**}はゲイン1のアンプであっ て、例えばTFTにて第1図に示すように構成さ にラインし、~し、に供給することによって、ラインし、~し、の充電が充分に行われるようにする方法が検討されている。

すなわち第5図において、入力端子(I)に供給される映像信号は水平スイッチ手段を構成するCMOS 素子M・I, M・2・・・M・nに共通に供給され、これらの素子M・I~M・nの制御端子にそれぞれシフトレジスタ(2)からの駆動パルス信号 ø・II~ ø・Inが供給される・

これらの素子Mai~Mamからの信号がそれぞれホールド手段を構成するバッファアンプBai,Baz・・・Bamの非反転入力に供給され、これらのバッファアンプBai~Bamの出力が反転入力に帰還される。これらのバッファアンプBai~Bamからの信号がそれぞれロード手段を構成するCMOS素子Mai、Maz・・・Mamに供給され、これらの素子Mai~Mamの制御端子にそれぞれロードパルスとして端子(5)からの水平プランキングパルス(Halk)が供給される。

これらの素子M、、、、M、、からの信号がそれぞれ

れる。図においてNMOS素子N,, Nzからなる差 動アンプが設けられ、この一方の索子Nzのゲー トに信号が入力(Vin)されると共に、紫子Nii Nz のドレインがPMOS素子P1,P2 のカレントミ ラー回路を介して互いに接続されて V 2000 電源端 子に接続される。この素子N:のドレインがPMOS 素子P,のゲートに接続され、この素子P,のド レインがV。の電源端子に接続されると共に、索 子P,のソースがNMOS素子N;のゲートに接続さ れ、素子N:のドレインがVョの電源端子に接続 される。また素子PェのソースがNMOS索子N。の ドレインとゲートに接続され、この素子N。のソ ースがPMOS素子P、のドレインに接続されると共 に、素子P。のゲートとソースがPMOS素子P。の ゲートに接続され、この索子Ps のソースがVss の電源端子に接続される。そして素子N:のソー スと索子Psのドレインが互いに接続され、この 接続点が素子N」のゲートに接続されると共に、 この接続点から信号が出力(V。」。) される。さ らに素子P。のソースがNHOS素子N。のゲートに 接続され、この素子N、のドレインがVooの電源 端子に接続されると共に、素子N、のソースがコンデンサCを介して素子N。のドレインに接続される。なお素子N、~N。はバイアス電流源であって、カレントミラー回路を構成する素子N、を介して定電流源Iの電流が流される。

従ってこの回路において、素子N、N、N。P、P、P、にて初段の高ゲインアンプが構成され、素子P、P、P。N。N。にて次段アンプ及びレベルシフトが構成され、素子N、P、にて出力バッファが構成される。なお素子N、N、とコンデンサCは位相補償回路である。

ところがこのような回路を、上述のバッファアンプB』、 B』、 B』、 B』、 として用いた場合に、素子N; とN; の間、また素子P」とP; の間の特性のばらつき等によって、回路の入出力(Vin、Vout)間にオフセット電圧を生じるおそれがある。なお、上述の素子のばらつきは製造プロセスでは無くすことは極めて困難である。

そしてこのようなオフセット電圧は回路ごとに

とを有し、選択される上記信号線に応じて上記記位手段から上記オフセット電圧を読出してこの読出された上記オフセット電圧に相当する電圧を上記入力映像信号に重畳(映像アンプ(11))するようにしたことを特徴とする液晶ディスプレイ装置である。

(作用)

これによれば、入力信号にオフセットに相当する電圧を重畳して供給することにより、装置内でのオフセット電圧が相殺され、簡単な構成で輝度 むら等の無い良好な表示画像を得ることができる。

〔寒施例〕

第1図において、鎖線から右側は液晶表示パネル(100)であって、全体は上述の課題で示した装置とほぼ同等に構成されている。このパネル(100)について、各信号ラインし、~し。がそれぞれスイッチチング素子Mei、Mes・・・Mesを介して互いに接続され、この接続点から端子(6)が導出さ

異なるために、表示画面上で信号ライン L . ~ L 。 ごとの輝度むらとなって現われ、表示画像の画質 を著しく劣化させてしまうものであった。

この出願はこのような点に溢みてなされたものである。

(課題を解決するための手段)

れると共に、この素子Mel~Menの制御端子がそれぞれシフトレジスク(2)と同等のシフトレジスク(7)に接続される。

一方、(10) は映像信号の供給される入力端子であって、この端子(10) からの信号が利得制御アンプ(11) を通じてスイッチ(12) に供給され、電圧源(13) からの所定の基準電位 Vr.・と選択されてパネル(100) の端子(1)に供給される。

またパネル(100) の端子(6)からの信号が差動アンプ(14)の反転入力に供給され、このアンプ(14)の非反転入力に電圧源(15)からの上述と等しい基準電圧 Vron が供給される。このアンプ(14)からの信号がA/D変換器(16)に供給され、ディジタル化されたデータがメモリ(17)に書き込まれる。さらにこのメモリ(17)から読出されたデータはD/A変換器(18)でアナログ化され、アンプ(19)を通じてアンプ(11)の利得制御端子に供給される。

さらに(20) はタイミング制御回路であって、この制御回路(20) からの信号 H_{BLX} , Φ_{IV}, Φ_{2V}, Φ_{JN}, Φ_{2N}等がパネル(100) の各部のスイッチン

グ素子M・1~M・n、シフトレジスタ(2)(4)(7)等に供給されると共に、この制御回路(20)からの信号にて上述のスイッチ(12)、A/D変換器(16)、メモリ(17)、D/A変換器(18)等が制御される。

使って、この装置において、オフセット電圧の 検出時には、制御回路(20)からの信号にてスイッチ(12)が電圧源(13)側に切換られ、基準電位 V rer が入力映像信号として端子(I)に供給されると共に、 シフトレジスタ(2)の出力信号 ø x 1 ~ ø x m が全て高 電位となるようにされる。なおこのシフトレジス タ(2)の制御はシフトレジスタが D - フリップフロップ型の場合には初段の入力を高電位に固定する ことによって容易に実施できる。

これによって信号ラインし、~し。には基準電位 Vroc が供給されるが、このとき各信号ラインし、~し。の信号には、それぞれバッファアンプBai~Ban Bbi~Bbn等によるオフセット電圧 Δ Vor が重量されている。この信号ラインし、~し。の信号が、シフトレジスタ(7)からの駆動パルス信号 of a ~ of an に従って、順次スイッチング

なお映像信号は例えば1水平期間ごとに極性が反転されるが、オフセット電圧の補正は信号の極性 反転によらず同じ極性である。そしてこのかがパンファアンプB、1~B、1~B、1~B、1~B、1~B、1~Cと ではよって生じるオフセント 電圧が相殺され、信号ラインし、にオフセット電圧による変動の除去された信号が供給される。

こうしてこの装置によれば、入力信号にオフセットに相当する電圧を重登して供給することにより、装置内でのオフセット電圧が相殺され、簡単な構成で輝度むら等の無い良好な表示画像を得ることができるものである。

なお上述の装置において、メモリ(17)には、 P-ROM等の不揮発性のものが用いられる。

また上述の装置において、スイッチング衆子M。」 〜M。からのオフセット低圧の読出しは通常の画 素クロックの速度で行う必要はなく、低速にして A/D変換器(16)等の構成を簡単にすることもで 索子Mel~Memを通じて端子(6)に流出される。

さらにこの端子(6)からの信号が差動アンプ(14)の反転入力に供給され、基準電位 Vror が非反転入力に供給されることによって、アンプ(14)からは上述のオフセット電圧 Δ Vorr に相当する電位の信号が取出される。この信号が A / D 変換器(16)にて上述のパルス信号 φ fir ~ φ far に同期してディジタル化され、このディジタル化信号がメモリ(17)の対応するアドレスに書込まれる。

そして通常の動作時には、シフトレジスタ(2)からの駆動パルス信号 ø m: ~ ø m に同期してメモリ (17) の対応するアドレスが読出され、読出されたディジタル信号が D / A 変換器 (18) でアナログ化され、このアナログ信号にてアンプ(11) の利得が 制御される。

これによって例えば第2図Aに示すようなオフセット電圧が各信号ラインL」~L。に生じていた場合に、このオフセット電圧が映像信号に負方向で重量され、例えば同図Bに示すような一定レベルの映像信号は同図Cに示すように補正される。

きる。またメモリ(17)の容量は1 Kバイト程度あればよく、全体として簡単な構成で実現することができる。

あるいは充分に高速が可能である場合には、上述の動作を垂直ブランキング期間ごとに繰り返し 行うようにしてもよい。

さらに上述の装置は、点順次方式の液晶表示パネルにも適用可能なものである。

(発明の効果)


この発明によれば、入力信号にオフセットに相当する電圧を重量して供給することにより、装置内でのオフセット電圧が相殺され、簡単な構成で 輝度むら等の無い良好な表示画像を得ることができるようになった。

図面の簡単な説明

第1図は本発明の一例の構成図、第2図はその 説明のため図、第3図~第7図は従来の装置の説 明のための図である。

L, ~L, は垂直信号線、G, ~G, はゲート

線、M₁₁~M_{2n}, M₂₁~M_{2n}, M₂₁~M_{2n}, M₁₁~M_{2n}, M₂₁~M_{2n}, B₂₁~B_{2n}, B₂₁~B_{2n}, B₂₁~B_{2n}, B₂₁~B_{2n}, B₂₁~B_{2n}, B₂₁~B_{2n}, B₂₁~B_{2n}, B₂₁~B_{2n}, C₁₁~C₂₁~C



代理人 松隈秀盛

